‏طراحی کاملاً خودکار چیپ با AI چقدر نزدیکه؟

Sassine Ghazi، مدیرعامل Synopsys (یکی از بزرگ‌ترین شرکت‌های ابزار طراحی چیپ یا EDA)، تو یه مصاحبهٔ زنده در SEMICON West با Semiconductor Engineering دربارهٔ نقش AI تو طراحی چیپ حرف زده. حرف اصلیش اینه که طراحی خودکار چیپ داره جلو می‌ره، ولی فعلاً مهندس آدم هنوز لازمه.

به گفتهٔ Ghazi، Synopsys از حدود ۲۰۱۶ از reinforcement learning (یعنی مدلی که با آزمون و خطا بهترین تنظیمات رو پیدا می‌کنه) برای بهینه‌کردن پارامترهای زیاد تو ابزارهاش استفاده می‌کرده. الان بیشتر از ۴۰ task agent دارن که هر کدوم متخصص یه ابزاره. تغییر بزرگ سال گذشته اینه که مدل‌ها می‌تونن چند تا ایجنت رو با هم هماهنگ کنن؛ دیگه به‌جای prompt دادن، فقط نتیجهٔ دلخواه رو بهشون می‌دی.

نمونهٔ عملیش اینه: یه شرکت سیستمی (مثلاً یه hyperscaler یا خودروساز) spec می‌ده و ایجنت Synopsys اونو به RTL تأییدشده تبدیل می‌کنه. RTL یعنی توصیف سخت‌افزار در سطح کد که نقطهٔ شروع طراحی چیپه. این کار قبلاً ماه‌ها وقت چند تا مهندس رو می‌گرفت. ولی Ghazi صاف می‌گه پیاده‌سازی فیزیکی، verification فیزیکی و sign-off نهایی هنوز خودکار نشده، هرچند شک نداره بهش می‌رسن.

نویسنده و Ghazi دربارهٔ فشار شرکت‌های سیستمی هم حرف زدن. مدل‌های AI هر سه چهار ماه عوض می‌شن، ولی چرخهٔ ساخت چیپ دو سه ساله. برای همین مشتری‌ها می‌خوان فاصلهٔ spec تا tape-out (یعنی تحویل طرح نهایی برای ساخت) به کمتر از یه سال یا حتی نُه ماه برسه. خود این چیپ‌ها هم معمولاً بیشتر از دو سه سال استفاده نمی‌شن.

موضوع دیگه 3D-IC هست، یعنی چیپ‌هایی که چند تا chiplet رو روی هم می‌چینن. Ghazi می‌گه الان کلی از این چیپ‌ها تو دیتاسنترها کار می‌کنن، ولی مشکل اصلی مکانیکیه: گرما زیر بار سنگین باعث تاب‌برداشتن یا ترک‌خوردن chipletها می‌شه. به گفتهٔ اون، دلیل اصلی خرید Ansys همین بود که شبیه‌سازی فیزیک از همون اول طراحی وارد کار بشه. دربارهٔ digital twin (یعنی نسخهٔ دیجیتالی کامل یه سیستم) هم می‌گه تیکه‌هاش استفاده می‌شه، ولی هنوز نسخه‌ای که الکترونیک، فیزیک و محیط رو با هم پوشش بده عملاً وجود نداره.

نکات کلیدی:

• Synopsys بیشتر از ۴۰ task agent داره که هر کدوم متخصص یکی از ابزارهای طراحیه.
• مرحلهٔ spec تا RTL تأییدشده الان برای چند مشتری به‌صورت خودکار انجام می‌شه.
• پیاده‌سازی فیزیکی و sign-off نهایی چیپ هنوز به مهندس آدم نیاز داره.
• مشتری‌ها می‌خوان زمان spec تا tape-out از حدود ۱۸ ماه به زیر یه سال برسه.
• مشکل اصلی 3D-ICها گرما و تاب‌برداشتن chipletهاست، نه معماری الکترونیکی.
• به گفتهٔ Ghazi، سرمایه‌گذاری R&D تو EDA با وجود AI هنوز داره بیشتر می‌شه، نه کمتر.